一．特点与格式

　　面向比特的协议中最有代表性的是IBM的同步数据链路控制规程SDLC（Synchronous Data Link Control），国际标准化组织ISO （International Standards Organization）的高级数据链路控制规程HDLC（High Level Data Link Control），美国国家标准协会（American National Standards Institute ）的先进数据通信规程ADCCP （ Advanced Data Communications Control Procedure）。这些协议的特点是所传输的一帧数据可以是任意位，而且它是靠约定的位组合模式，而不是靠特定字符来标志帧的开始和结束，故称"面向比特"的协议。这种协议的一般帧格式如图12．8所示。

图12．8 　面向比特同步协议的帧格式

　　二．帧信息的分段

　　由图12．9可见，SDLC／HDLC的一帧信息包括以下几个场（Field），所有场都是从最低有效位开始传送。
　　1． SDLC／HDLC标志字符
　　SDLC／HDLC协议规定，所有信息传输必须以一个标志字符开始，且以同一个字符结束。这个标志字符是01111110，称标志场（F）。从开始标志到结束标志之间构成一个完整的信息单位，称为一帧（Frame）。所有的信息是以帧的形式传输的，而标志字符提供了每一帧的边界。接收端可以通过搜索"01111110"来探知帧的开头和结束，以此建立帧同步。
　　2．地址场和控制场
　　在标志场之后，可以有一个地址场A（Address）和一个控制场C（Contro1）。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位。HDLC则允许A场可为任意长度，C场为8位或16位。接收方必须检查每个地址字节的第一位，如果为"0"，则后边跟着另一个地址字节；若为"1"，则该字节就是最后一个地址字节。同理，如果控制场第一个字节的第一位为"0"，则还有第二个控制场字节，否则就只有一个字节。
　　3．信息场
　　跟在控制场之后的是信息场I（Information）。I场包含有要传送的数据，亦成为数据场。并不是每一帧都必须有信息场。即信息场可以为0，当它为0时，则这一帧主要是控制命令。
　　4．帧校验场
　　紧跟在信息场之后的是两字节的帧校验场，帧校验场称为FC（Frame Check）场， 校验序列FCS（Frame check Sequence）。SDLC／HDLC均采用16位循环冗余校验码CRC （Cyclic Redundancy Code），其生成多项式为CCITT多项式X^16+X^12+X^5+1。除了标志场和自动插入的"0"位外，所有的信息都参加CRC计算。 CRC的编码器在发送码组时为每一码组加入冗余的监督码位。接收时译码器可对在纠错范围内的错码进行纠正，对在校错范 围内的错码进行校验，但不能纠正。超出校、纠错范围之外的多位错误将不可能被校验发现 。

　　三．实际应用时的两个技术问题

　　 1．"0"位插入／删除技术
　 　如上所述，SDLC／HDLC协议规定以01111110为标志字节，但在信息场中也完全有可能有同一种模式的字符，为了把它与标志区分开来，所以采取了"0"位插入和删除技术。具体作法是发送端在发送所有信息（除标志字节外）时，只要遇到连续5个"1"，就自动插入一个"0"当接收端在接收数据时（除标志字节）如果连续接收到5个"1"，就自动将其后的一个"0"删除，以恢复信息的原有形式。这种"0"位的插入和删除过程是由硬件自动完成的，比上述面向字符的"数据透明"容易实现。
　　 2． SDLC／HDLC异常结束
　　 若在发送过程中出现错误，则SDLC／HDLC协议用异常结束（Abort）字符，或称失效序列使本帧作废。在HDLC规程中7个连续的"1"被作为失效字符，而在SDLC中失效字符是8个连续的"1"。当然在失效序列中不使用"0"位插入／删除技术。
　　 SDLC／HDLC协议规定，在一帧之内不允许出现数据间隔。在两帧信息之间，发送器可以连续输出标志字符序列，也可以输出连续的高电平，它被称为空闲（Idle）信号。

　　本节首先讨论串行通信接口的任务，以及对串行接口芯片INS 8250进行介绍，然后，讨论PC之间的通信接口设计。

12．4．1 串行通信接口的基本任务

　　INS 8250是通用异步收发器UART，只适合作异步起止式协议接口电路。8250的外部引脚及内部逻辑如图12．27所示（图12．27所示外部引脚括号内的数字是芯片引脚序号）。
　　8250的引脚信号线基本上可分成两大类，与CPU系统总线相连的信号和与通信设备连接的信号，除8根并行数据线D0～D7外，还有如下信号：

　　 一．地址控制

　　当选片信号CS0=1，CS1=1，＝0时，8250接受CPU访问，并由A0～A2决定所访问的内部寄存器。地址选通信号为低电平时，锁存CS0、CS1、以及A0～A2的输入状态，保证读写操作期间的地址稳定，直到为低电平时，才允许这些地址选择信号改变。确认在对芯片进行读写时，若不会出现地址不稳定现象，则不必锁存，而将输入脚接地。引脚CSOUT（当CS0=1、CS1=1、=0时，CSOUT=1）为片选输出信号，通常并不需要，因而悬空。

图12．27 　INS 8250的外部引脚及编程结构明细框图

　　 二．读写控制

　　 8250的读写控制信号有两对，每对信号作用完全相同，只不过是有效电平不同而已。在8250被选中时，数据输入选通信号DISTR（高电平有效）和（低电平有效）中有一个信号有效，CPU就从被选择的内部寄存器中读出数据；而数据输出选通信号DOSTR或有效时，CPU就将数据写入被选择的寄存器。PC／XT异步适配器中，采用低电平有效，与相连，与连接，而DISTR和DOSTR接地封锁。8250的（数据总线）驱动器禁止信号DDIS引脚，在CPU从8250读取数据时为低电平，其他时间为高电平，禁止外部收发器对系统总线的驱动，PC／XT异步适配器未使用此信号。

　　 三．中断控制和复位控制

　　 　　8250具有中断控制和中断优先权判决能力，它的中断请求引脚INTRPT在满足一定条件下（如接收数据准备好，发送保持寄存器空，以及允许中断时）变成高电平，产生中断请求。输出1（OUT1）和输出2（OUT2）是由用户通过编程使其有效的两个输出引脚，PC／XT异步适配器中，使用OUT2来控制中断请求信号INTRPT的输出。在系统复位时，RESET信号送至8250的主复位端MR，使8250复位。

　　 四．时钟与传送速率控制

　　 外部晶体振荡电路产生的1．8432MHz信号送到8250的XTAL1端，作为8250的基准工作时钟。XTAL2引脚是基准时钟信号的输出端，可用作其他功能的定时控制。外部输入的基准时钟，经8250内部波特率发生器（分频器），分频后产生发送时钟，并经引脚输出。8250的接收时钟引脚RCLK可接收由外部提供的接收时钟信号。若采用8250芯片内部的发送时钟作为接收时钟，则只要将RCLK引脚和引脚直接外连即可，PC／XT异步适配器就是如此。

　　 五．通信设备之间的信号

　　 有8个信号，其中6个控制信号 　、　、　、　、　和RI，2个串行数据信号SOUT／SIN。它们的功能与定义和RS-232C标准相同，不再讨论。

　　8250内部有10个可访问的寄存器，由于8250芯片只有3根地址线A0～A2，也就是只能产生8个寄存器选择地址，所以其中必有两个口地址为两个寄存器共用。为此，8250内部结构已指定，①发送保持寄存器（THR）和接收缓冲寄存器（RBR）共用一个口地址，而且是最低地址号，以"写"访问THR，以"读"访问RBR，以示区别。②除数寄存器的除数值分高低两个字节存放，它的低字节DLL和高字节DLH寄存器使用的两个口地址与别的寄存器相重。为了识别，专门在通信线路控制器中设置了一个除数寄存器访问允许位DLAB，当要访问除数寄存器时，必须使DLAB置1。若要访问其他寄存器时，则必须使DLAB置0。具体口地址分配如表12．7所示。图12．27中每个寄存器的右侧也表明了各自的口地址分配情况。

表12．7 8250内部寄存器地址

　　一．通信线路控制与通信线路状态寄存器

　　通信线路控制器（LCR）主要用来指定异步通信数据格式，同时它的最高位DLAB用来指定允许访问除数寄存器。它的内容不仅可以写入而且还是可读，LCR的各位意义如图12．27所示。
　　D0D1位：字长选择，指定发送和接收字符的位数。
　　WLS1WLS0=00，为5位；WLSIWLS0＝01，为6位；WLS1WLS0=10，为7位；
　　WLS1WLS0=11，为8位。
　　D2位：停止位选择，指定发送和接收的停止位位数。
　　STB=0，为1位；STB=1，为1．5位（字符长为5位时）；或STB＝1，为2位（字符长度为6，7，8位时）。
　　D3位：奇偶校验允许，指定是否要奇偶校验。
　　PEN=0，不要校验；PEN=1，要校验。
　　D4位：偶校验选择，指定是要偶校验吗？
　　EPS＝0，要奇校验；EPS=1，要偶校验。
　　D5位：附加奇偶标专位选择。
　　SP=0，不附加；SP=1，附加1位。
　　D6位：中止设定。指定发正常信号还是连续发空号（中止信号）。
　　SB=0，正常；SB=1，中止。
　　D7位：除数寄存器访问允许。
　　DLAB＝1，访问除数寄存器；DLAB＝0，访问其他寄存器。
　　其中位5是SP（STICK PARITY）附加奇偶标志位选择位。当PEN=1（有奇偶校验）时，若SP＝1，则说明在奇偶校验位和停止位之间插入了一个奇偶标志位，这种情况下，若采用偶校验，则这个标志为逻辑"0"，若采用奇校验，则这个标志为逻辑"1"。选用这一附加位的作用是发送设备把采用何种奇偶校验方式也通过数据流告诉接收设备。显然，在收发双方已约定奇偶校验方式的情况下，就不需要这一附加位并使SP=0。位6是SB（SET BREAK）设置中止方式选择位，若SB位置1，则发送端连续发送空号（逻辑"0"），当发空号的时间超过一个完整的数据字传送时间，接收端就视发送设备已中止发送。此时，接收设备发送中断请求，由CPU进行中止处理。
　　例如，设置发送数据字长为8位，2位停止位，偶校验，其程序段为：
　　　　MOV 　DX，3FBH 　　　　；LCR口地址
　　　　MOV 　AL， 00011111B 　　；LCR的内容，数据格式参数
　　　　OUT DX，AL
　　通信线路状态寄存器（LSR）用来向CPU提供数据接收和发送时的状态。这些状态可以被CPU用查询方式获得，也可让它们以中断请求的方式主动向CPU报告。对LSR不仅可读，而且可写（除位6外），写LSR是为了人为地设置某些错误状态，供系统自检时使用。LSR的各位含义如图12．27所示。
　　D0位：接收数据准备好（接收缓冲器满）。
　　DR=1，指示接收器已接收到一个数据字符，并且接收移位寄存器的内容已传到接收缓冲器，即接收数据准备好；当CPU从接收缓冲器读取1个数据时，DR置0。
　　D1～D3位：这三位都是出错指示位。
　　OE=1，指示接收缓冲器的输入字符未取走，8250又接到新输入的数据，造成数据丢失错误。
　　PE=1，指示被接收的数据有奇偶错。
　　FE=1，指示接收的位流中停止位有错，称为数据格式错。
　　D4位：中止识别指示。
　　BI=1，指示发送设备进入中止状态；发送端发送正常时，BI=0。
　　D1～D4这4位均是错误状态，只要其中有一位置1，在中断允许的情况下，就发出接收数据线路状态中断。当CPU读取它们的状态时，自动清零，复位。
　　D5位：发送保持器空。
　　THRE=1，指示数据从发送保持寄存器送到发送移位寄存器；当数据写入发送保持器时，THRE置0。
　　D6位：发送移位寄存器空（只读）。
　　TSRE=1，指示数据从发送移位寄存器送到发送数据线上；当发送保持寄存器的内容被送入发送移位寄存器时，TSRE置0。
　　接收数据准备好DR和发送保持寄存器空THRE这两位是串行接口最基本的标志位，它们决定了CPU能不能向8250进行读写操作，只有当DR=1时，CPU才能读数；只有当THRE=1时，才能写数。
　　下面是利用线路状态寄存器的内容进行收发处理的程序段：
　　　　STRAT：
　　　　MOV 　DX，3FDH 　　　　；LSR口地址
　　　　IN 　AL，DX 　　　　　　　；读取LSR的内容
　　　　TEST 　AL， 00011110B 　　；检查有无数据接收错误（D1～D4位）
　　　　JNZ 　ERR　　　　　　　　；有错，转出错处理
　　　　TEST 　AL，01H 　　　　　；无错，再查接收数据是否准备好，DR＝1？
　　　　JNZ 　RECEIVE　　　　　　；已准备好，则转接收程序
　　　　TEST 　AL ，20H 　　　　　；未准备好，再查发送保持寄存器是否空 ；THRE=1？
　　　　JNZ 　TRAS　　　　　　　　；已空，则转发送程序
　　　　JMP 　STRAT 　　　　　　　；不空，循环等待
　　　　ERR： ……
　　　　TRANS： ·····
　　　　RECEIVE： ······

　　二．调制解调控制（MCR）及状态寄存器（MSR）

　　这两个寄存器用于发送和接收时8250与通信设备之间的联络与控制。MODEM控制寄存器MCR用来设置对MODEM的联络控制信号和芯片自检，而MODEM状态寄存器用来检测和记录来自MODEM的联络控制信号及其状态的改变。两个寄存器的各位定义如图12．27所示。
　　对于这两个寄存器的RTS、DTR、CTS、DSR、R1、RLSD以及OUT1、OUT2各位的定义前已述及，不再说明。现对MCR的位4（LOOP）的功能及使用方法加以说明。LOOP是供8250本身自检诊断而设置的。当这位置"1"时，8250处于诊断方式，在这种方式下，8250芯片内部实现自问自答，进行联络，并且SIN引脚与芯片内部逻辑脱钩，发送器的移位输出端自动和接收器的移位输入端接通，形成"环路"进行自发自收的操作。在正常通信时，LOOP位置"0"。
　　例如，若要使MCR的DTR RTS有效，OUT1 OUT2以及LOOP无效，则可用下列程序段：
　　　　MOV 　DX，3FCH 　　　　；MCR口地址
　　　　MOV 　AL， 00000011B 　　；MCR的控制字
　　　　OUT 　DX，AL
　　若要自发自收进行诊断，则程序段为：
　　　　MOV 　DX，3FCH 　　　　；MCR口地址
　　　　MOV 　AL，00010011B 　　；LOOP位置"1"
　　　　OUT DX，AL
　　MSR的低4位表示来自MODEM联络控制信号状态的改变，在CPU读MSR时，把这些位清0，如果其中△CTS、△DSR、△RLSD、△RI这4位当中某一位置"1"，则说明在上次CPU读取MODEM状态寄存器（MSR）之后，状态寄存器的相应位RTS、DSR、RLSD、RI发生了改变，也就是来自MODEM的联络控制信号的逻辑状态发生了变化，信号由无效变为有效，或相反。△RI="1"时，表示MODEM来的RI信号由逻辑"1"状态变为逻辑"0"状态（由接通到断开）。MSR的D0～D3中的任意一位置"1"，在中断允许时（IER中D3=1），均产生MODEM状态中断。MSR的高4位，分别表示收到了来自MODEM的控制信号，供CPU进行处理。

　　三．中断识别寄存器（IIR）和中断允许寄存器（IER）

　　8250具有很强的中断管理能力，内部设有4个中断优先级。它们的优先级顺序排列是：接收数据出错中断，接收缓冲器满中断，发送保持寄存器空中断，以及来自MODEM的控制信号状态改变的中断。为了具体识别究竟是哪种事件引起的中断（即中断源），8250内部设置了中断识别寄存器IIR。它保存着正在请求中断的优先级最高的中断类型编码，直到该中断请求被CPU响应并服务之后，才接受其他的中断请求。IIR是只读寄存器，它的内容随中断源而改变。最高5位总是零。具体格式如图12．27所示。
　　D0位：未决中断指示IP。
　　IP=0，表示有尚待处理的中断；IP=1，表示无中断产生。
　　D1D2位：中断类型标识ID1ID2。表示申请中断的中断源的中断类型编码。如图12．27所示。
　　中断源提出的中断请求被允许还是被禁止，由中断允许寄存器IER控制，只要相应位写"0"，就禁止中断请求，写"1"就允许中断请求。其格式如图12．27所示。
　　在编写中断处理程序时应注意，若同一时间内允许有一个以上中断请求，则在处理完高一级的中断之后，中断返回之前一定要检查中断识别寄存器IIR的D0位IP是否为0，即是否尚有未被处理的中断源，否则，会造成某些中断不响应。异步通信适配器上的中断允许控制除了8250的IER之外，还使用8250的OUT2引脚，见图12．26）控制INTRPT是否送往CPU，因此，OUT2作为异步适配器中断允许总控制信号。

　　四．除数锁存器（DLL／DLH）

　　8250芯片串行数据传输的速率是由除数寄存器控制的。外接的1．8432MHZ基准时钟，通过除数寄存器给定的分频值，在8250内部产生不同的波特率，通过BOUDOUT引脚输出到RCLK，控制收发传输速率。除数（即分频值）的计算公式是：除数=1843200 / （16×波特率）。表12．8列出了除数与波特率的对应关系，供用户选择使用。8250内部设置两个除数寄存器DLL／DLH，在初始化时将除数分低高两个字节分别写入DLL和DLH。

表12．8 波特率与除数对照表

　　例如，若选取波特率为2400，则除数寄存器相应的除数值为00H（高8位）和30H（低8位），其装入程序段为：
　　　　MOV 　DX，3F8H 　；置LCR口地址
　　　　MOV 　AL，80H
　　　　OUT 　DX，AL
　　　　MOV 　DX，3F8H 　；DLL的口地址
　　　　MOV 　AL，30H　　；低字节除数
　　　　MOV 　DX，3F9H 　；DLH的口地址。
　　　　MOV 　AL， 00H 　　；高字节除数
　　　　OUT 　DX，AL

　　五．发送保持寄存器（THR）和接收缓冲寄存器（RBR）

　　发送时，CPU首先将待发送的字符写到8250的发送保持寄存器THR，然后进入发送移位寄存器，在发送时钟的作用下，从SOUT引脚输出。一旦THR的内容送到发送移位寄存器TSR后，THR变空，就使LSR的THRE位置"1"，产生中断请求，要求CPU发送下一个字符。CPU向THR写入一个字符后，THRE置"0"。如此重复，直到全部数据发送完毕。
　　接收时，串行数据在接收时钟作用下，从SIN引脚以串行移位的方式输入到接收移位寄存器RSR，然后由RSR并行输入到接收缓冲寄存器RBR，一旦RBR变满，就使LSR的DR位置"1"产生中断请求，要求CPU读取数据字符。CPU从RBR读取一个字符后，DR置"0"。如此重复，直到全部数据接收完毕。